WikiDer > GgNMOS

GgNMOS

Заземленные ворота NMOS, широко известный как ggNMOS, является электростатический разряд (ESD) защитное устройство, используемое в CMOS интегральные схемы (ИС). Такие устройства используются для защиты входов и выходов ИС, к которым можно получить доступ вне кристалла (проволочный к булавкам пакет или прямо в печатная плата) и поэтому подвержены электростатическому разряду при прикосновении. Событие ESD может доставить большое количество энергии к микросхеме, потенциально разрушая схемы ввода / вывода; Устройство ggNMOS или другие устройства защиты от электростатического разряда обеспечивают безопасный путь для прохождения тока, а не через более чувствительные схемы. Защита от электростатического разряда с помощью таких устройств или других методов важна для надежности продукта: 35% всех отказов ИС в полевых условиях связаны с повреждением электростатическим разрядом.[1][2]

Цепь ggNMOS ESD

Структура

Как следует из названия, устройство ggNMOS состоит из относительно широкого устройства NMOS, в котором затвор, исток и корпус соединены вместе с землей. Сток ggNMOS подключен к плате ввода / вывода под защитой. А паразитический NPN биполярный переходной транзистор (BJT) образуется стоком (n-тип), действующий как коллектор, комбинация база / источник (n-тип) как эмиттер, а субстрат (р-тип) в качестве базы. Как поясняется ниже, ключевым элементом работы ggNMOS является паразитарное сопротивление присутствует между эмиттерным и базовым выводами паразитного npn BJT. Это сопротивление является результатом конечного проводимость подложки, легированной p-типом.

ggNMOS Профиль

Операция

Когда на контактной площадке ввода / вывода (сток) появляется положительное событие ESD, соединение коллектор-база паразитного NPN BJT становится обратным смещением до точки сход лавины. В этот момент положительный ток, протекающий от базы к земле, индуцирует потенциал напряжения на паразитном резисторе, вызывая появление положительного напряжения на переходе база-эмиттер. Положительный VБЫТЬ вперед смещает этот переход, вызывая паразитный NPN BJT.[3]

использованная литература

  1. ^ Issaq, E .; Мерри, Р. (1993). Методология проектирования ESD. Симпозиум по электрическому перенапряжению / электростатическому разряду. Озеро Буэна-Виста, Флорида. С. 223–237.
  2. ^ Грин, Т. (1988). Обзор полевых отказов EOS / ESD в военной технике. Симпозиум по электрическому перенапряжению / электростатическому разряду. Анахайм, Калифорния. С. 7–14.
  3. ^ Ван, Альберт (2002). Защита интегральных схем от электростатического разряда на кристалле: перспективы проектирования ИС. Норвелл, Массачусетс, США: Kluwer Academic Publishing. ISBN 0792376471.

https://www.researchgate.net/publication/4133911_Modeling_MOS_snapback_for_circuit-level_ESD_simulation_using_BSIM3_and_VBIC_models