WikiDer > IBM zEC12 (микропроцессор)
| Общая информация | |
|---|---|
| Запущен | 2012 |
| Разработано | IBM |
| Спектакль | |
| Максимум. ЦПУ тактовая частота | 5.5 ГГц |
| Кеш | |
| L1 тайник | 64 + 96 КБ / ядро |
| Кэш L2 | 1 + 1 МБ / ядро |
| Кэш L3 | 48 МБ / чип |
| Архитектура и классификация | |
| Мин. размер элемента | 32 нм |
| Набор инструкций | z / Архитектура (ARCHLVL 3) |
| Физические характеристики | |
| Ядра |
|
| История | |
| Предшественник | z196 |
| Преемник | z13 |
В zEC12 микропроцессор (zEnterprise EC12 или просто z12) - это чип, сделанный IBM для них zEnterprise EC12 и zEnterprise BC12 мэйнфреймы, анонсирован 28 августа 2012 года. Производится на заводе Ист-Фишкилл, Нью-Йорк завод по производству (ранее принадлежал IBM, но производство будет продолжаться в течение десяти лет новым владельцем GlobalFoundries). Процессор начал поставляться осенью 2012 года. IBM заявила, что это самый быстрый микропроцессор в мире и примерно на 25% быстрее, чем его предшественник. z196.[1][2]
Описание
Размер чипа 597,24 мм.2 и состоит из 2,75 миллиарда транзисторы изготовлено в IBM 32 нм CMOS кремний на изоляторе процесс изготовления, поддерживающая скорость 5,5ГГц, процессор с самой высокой тактовой частотой, когда-либо выпускавшийся для продажи[3]
Процессор реализует CISC z / Архитектура с суперскалярный, вышел из строя трубопровод и некоторые новые инструкции в основном связано с транзакционное исполнение. Ядра имеют множество других улучшений, таких как улучшенное предсказание ветвления, исполнение вне очереди и один специальный сопроцессор для сжатия и криптографии. Конвейер команд состоит из 15–17 этапов; очередь инструкций может содержать 40 инструкций; и до 90 инструкций могут находиться «в полете». В нем шесть ядра, каждая с личным 64 КБ Кэш инструкций L1, частный кэш данных L1 96 КБ, частный 1 МБ Кэш L2 кэш инструкций и частный кэш данных L2 объемом 1 МБ. Кроме того, имеется общий кэш L3 объемом 48 МБ, реализованный в eDRAM и управляется двумя встроенными контроллерами кэш-памяти L3. Также имеется дополнительный общий кэш L1, используемый для операций сжатия и криптографии.
Каждое ядро имеет шесть RISC-подобные исполнительные блоки, в том числе два целые единицы, два грузовые единицы, один двоичный блок с плавающей запятой и один десятичная с плавающей запятой единица. Микросхема zEC12 может декодировать три инструкции и выполнять семь операций за один такт.[4] К каждому ядру прикреплен специальный блок ускорителя сопроцессора; в предыдущем ЦП z было два общих для всех четырех ядер.
Микросхема zEC12 имеет на борту многоканальный DDR3 RAM контроллер памяти поддержка RAID как конфигурация для восстановления после сбоев памяти. ZEC12 также включает в себя два Автобус GX контроллеры для доступа к адаптерам хост-канала и периферийным устройствам.
Несмотря на то, что каждый чип имеет 48 МБ кэш-памяти третьего уровня, совместно используемый 6 ядрами и другими встроенными средствами для симметричная многопроцессорная обработка (SMP), есть 2 специализированных сопутствующих чипа, называемых Общий кеш (SC), каждый из которых добавляет 192 МБ вне кристалла Кэш L4 в общей сложности 384 МБ кэш-памяти L4. Кэш L4 используется всеми процессорами в книге. Микросхемы SC производятся по тому же процессу, что и процессорные микросхемы zEC12, имеют размеры 28,4 x 23,9 мм и имеют 3,3 миллиарда транзисторов каждый.[4]
Мультичиповый модуль
В zEnterprise System EC12 использует многокристальные модули (MCM), что позволяет разместить шесть микросхем zEC12 в одном модуле. Каждый MCM имеет две микросхемы общего кеша, позволяющие процессорам на MCM подключаться по каналам со скоростью 40 ГБ / с. Один чип zEC12 потребляет около 300 W MCM охлаждается с помощью механизма жидкостного охлаждения мощностью 1800 Вт.[4]
Различные модели zEnterprise System имеют разное количество активных ядер. Для этого у некоторых процессоров в каждом MCM может быть отключено пятое и / или шестое ядро.