WikiDer > PWRficient

PWRficient
МОЩНОСТЬ, PowerPC, и Питание ISA архитектуры
NXP (ранее Freescale и Motorola)
IBM
IBM / Nintendo
Другой
Ссылки по теме
Отменено серым цветом, исторический курсивом

PWRficient это название серии микропроцессоры разработано П.А. Полу где PA6T-1682M был единственным, кто стал реальным продуктом.

Процессоры PWRficient соответствуют требованиям 64-битный Питание ISA, и разработаны для обеспечения высокой производительности и экстремальной энергоэффективности. Процессоры имеют модульную конструкцию и могут быть объединены в многоядерный система на кристалле конструкции, сочетающие ЦПУ, Северный мост, и южный мост функциональность на одном кристалл процессора.

В PA6T было первым и единственным ядром процессора от P.A. Semi, и он предлагался в двух различных линейках продуктов, 16xxM двухъядерные процессоры и 13xxM / E одноядерные процессоры. Линии PA6T различались Кэш L2 размер, их контроллеры памяти, их коммуникационные функции и их функции разгрузки криптографии. В свое время П.А. У Semi были планы предложить детали с 16 ядрами.[1]

Ядро PA6T - первое ядро ​​Power ISA, разработанное с нуля за пределами AIM альянс (т.е. не разработан IBM, Motorola/Freescale, или же Apple Inc.) в десять лет. С Инструменты Техаса был одним из инвесторов П.А. В частности, предполагалось, что их производственные предприятия будут использоваться для производства процессоров PWRficient.[1]

Первоначально процессоры PWRficient были отправлены избранным клиентам в феврале 2007 года и поступили в мировую продажу в четвертом квартале 2007 года.[2]

П.А. Semi был куплен Apple Inc. в апреле 2008 г.,[3] и прекратили разработку процессоров архитектуры PWRficient. Однако в обозримом будущем компания продолжит производство, продажу и поддержку этих компонентов в связи с соглашением с Правительство США, поскольку процессоры используются в некоторых военных приложениях.[4][5]

Выполнение

ПА6Т-1682М
Pwrficient.png
Общая информация
Запущен2007
Снято с производства2008
РазработаноП.А. Полу
Спектакль
Максимум. ЦПУ тактовая частотаОт 1,8 ГГц до 2,0 ГГц
Кеш
L1 тайник64 + 64 КБ / ядро
Кэш L22 МБ / ядро
Архитектура и классификация
Мин. размер элемента65 нм
МикроархитектураPA6T
Набор инструкцийПитание ISA (Power ISA v.2.04)
Физические характеристики
Ядра
  • 2

Процессоры PWRficient состоят из трех частей:

ЦПУ

PA6T

Система памяти

КОНЕКСИУМ

  • масштабируемый межблочный переходник
  • 1–8 SMP ядра
  • 1–2 Кеши L2, 512 КБ - большой 8 МБ. Пропускная способность 16 ГБ / с.
  • 1–4 1067 МГц DDR2 контроллеры памяти. Пропускная способность 16 ГБ / с.
  • Пиковая пропускная способность 64 ГБ / с
  • MOESI согласованность

Ввод / вывод

ENVOI

Известные пользователи

Рекомендации

  1. ^ а б "PA Semi управляет 16 ядрами после увеличения на 50 миллионов долларов". Реестр. 2006-05-17. Получено 2012-07-02. Внешняя ссылка в | publisher = (помощь)
  2. ^ "Пресс-релиз". П.А. Полу. Архивировано из оригинал 21 августа 2007 г.. Получено 2007-02-07.
  3. ^ Браун, Эрика; Коркоран, Элизабет; Колфилд, Брайан (23 апреля 2008 г.). «Apple покупает Chip Designer». Forbes. Получено 2011-07-05.
  4. ^ «Apple порадует производителей ракет, поддержав чип PA Semi». Реестр. 2008-05-16. Получено 2011-07-05.
  5. ^ «Министерство обороны может отодвинуть половину ставки Apple P.A.». EETimes. 2008-05-23. Получено 2011-07-05.
  6. ^ http://pasemi.com/news/pr_2007_12_20a.html[мертвая ссылка]
  7. ^ https://www.forbes.com/prnewswire/feeds/prnewswire/2008/02/21/prnewswire200802211030PR_NEWS_USPR_____NETH062.html. Отсутствует или пусто | название = (помощь)[мертвая ссылка]
  8. ^ https://www.theregister.co.uk/2008/01/14/pasemi_takes_nec/
  9. ^ «Архивная копия». Архивировано из оригинал на 2011-07-07. Получено 2011-07-05.CS1 maint: заархивированная копия как заголовок (связь)

внешняя ссылка