WikiDer > СерДес

SerDes

А Сериализатор / десериализатор (СерДес произносится sir-deez или sir-dez) - это пара функциональных блоков, обычно используемых в высокоскоростной связи для компенсации ограниченного ввода / вывода. Эти блоки преобразуют данные между последовательными данными и параллельными интерфейсами в каждом направлении. Термин «SerDes» в целом относится к интерфейсам, используемым в различных технологиях и приложениях. Основное использование SerDes - обеспечить передачу данных по одной линии или дифференциальная пара чтобы свести к минимуму количество контактов ввода / вывода и межсоединений.

Общая функция

Показывает принцип SerDes

Базовая функция SerDes состоит из двух функциональных блоков: блока параллельного входа и последовательного выхода (PISO) (также известного как преобразователь из параллельного в последовательный) и блока последовательного входа в параллельный выход (SIPO) (он же преобразователь из последовательного в параллельный). Существует 4 различных архитектуры SerDes: (1) SerDes с параллельными часами, (2) SerDes со встроенными часами, (3) SerDes 8b / 10b, (4) SerDes с чередованием битов.

Блок PISO (Parallel Input, Serial Output) обычно имеет параллельный вход синхронизации, набор линий ввода данных и защелки входных данных. Он может использовать внутренний или внешний фазовая автоподстройка частоты (ФАПЧ) чтобы умножить входящие параллельные часы до последовательной частоты. Самая простая форма PISO имеет один регистр сдвига который получает параллельные данные один раз за параллельный такт и сдвигает их с более высокой последовательной тактовой частотой. Реализации также могут использовать с двойной буферизацией зарегистрироваться, чтобы избежать метастабильность при передаче данных между доменами часов.

Блок SIPO (последовательный вход, параллельный выход) обычно имеет выход тактового сигнала приема, набор линий вывода данных и защелки выходных данных. Часы приема могли быть восстановлены из данных последовательным восстановление часов техника. Однако SerDes, которые не передают тактовые импульсы, используют опорные тактовые импульсы, чтобы синхронизировать ФАПЧ с правильной частотой Tx, избегая низких частот. гармонические частоты присутствует в поток данных. Затем блок SIPO делит входящие часы до параллельной скорости. Реализации обычно имеют два регистра, соединенных как двойной буфер. Один регистр используется для синхронизации в последовательном потоке, а другой используется для хранения данных для более медленной параллельной стороны.

Некоторые типы SerDes включают блоки кодирования / декодирования. Цель этого кодирования / декодирования обычно состоит в том, чтобы установить по крайней мере статистические границы скорости переходов сигналов, чтобы упростить восстановление часов в приемнике, чтобы обеспечить обрамление, и предоставить Баланс постоянного тока.

Параллельные часы SerDes

Параллельные часы SerDes обычно используется для последовательной передачи входов параллельной шины вместе с адресами данных и сигналами управления. Сериализованный поток отправляется вместе с опорными часами. Часы дрожь Допуск на сериализаторе составляет 5–10 пс среднеквадратичное значение.

Встраиваемые часы SerDes

Встроенные часы SerDes сериализует данные и часы в единый поток. Сначала передается один цикл тактового сигнала, за которым следует поток битов данных; это создает периодический нарастающий фронт в начале потока битов данных. Поскольку тактовые импульсы явно встроены и могут быть восстановлены из потока битов, допуск на джиттер тактовых импульсов сериализатора (передатчика) ослаблен до 80–120 пс (среднеквадратичное значение), в то время как диспаратность опорных тактовых импульсов в десериализаторе может составлять ± 50000 ppm (т. .

8b / 10b SerDes

8b / 10b SerDes отображает каждый байт данных в 10-битовый код перед сериализацией данных. Десериализатор использует опорные часы для отслеживания восстановленных часов из битового потока. Поскольку информация о часах синтезируется в поток битов данных, а не встраивается явно, допуск на джиттер синхросигнала сериализатора (передатчика) составляет 5–10 пс среднеквадратичное значение, а диспаратность эталонных часов в десериализаторе составляет ± 100 ppm.

Общая схема кодирования, используемая с SerDes, - это Кодирование 8b / 10b. Это поддерживает балансировку постоянного тока, обеспечивает кадрирование и гарантирует частые переходы. Гарантированные переходы позволяют приемнику извлекать встроенные часы. Коды управления позволяют кадрировать, обычно в начале пакета. Типичные параллельные интерфейсы SerDes 8b / 10b имеют одну линию синхронизации, одну линию управления и 8 линий данных.

Такие блоки serializer-plus-8b / 10b encoder и deserializer-plus-decoder определены в Гигабитный Ethernet Технические характеристики.

Еще одна распространенная схема кодирования, используемая с SerDes, - это Кодировка 64b / 66b. Эта схема статистически обеспечивает баланс постоянного тока и переходы за счет использования скремблера. Кадрирование осуществляется посредством детерминированных переходов добавленных битов кадрирования.

Такие блоки serializer-plus-64b / 66b encoder и deserializer-plus-decoder определены в 10 Гбит Ethernet Технические характеристики. Передающая сторона включает кодер 64b / 66b, скремблери коробка передач, которая преобразует сигнал 66b в 16-битный интерфейс. Затем другой сериализатор преобразует этот 16-битный интерфейс в полностью последовательный сигнал.

SerDes с битовым чередованием

SerDes с битовым чередованием мультиплексирует несколько более медленных последовательных потоков данных в более быстрые последовательные потоки, а приемник демультиплексирует более быстрые битовые потоки обратно в более медленные потоки.

Стандартизация SerDes

В Форум оптического межсетевого взаимодействия (OIF) опубликовал Общие электрические вводы / выводы (CEI) Соглашения о взаимодействии (IAs), которые определяют пять поколений электрического интерфейса SerDes на скорости 3,125, 6, 10, 28 и 56 Гбит / с. OIF анонсировал новые проекты на 112 Гбит / с. OIF также опубликовал три предыдущих поколения электрических интерфейсов. Эти IA были приняты или адаптированы или повлияли на высокоскоростные электрические интерфейсы, определенные IEEE 802.3, Infiniband, RapidIO, Fibre Channel и многие другие тела.

Смотрите также

Рекомендации

внешняя ссылка