WikiDer > Автоматическая генерация тестовой таблицы

АТПГ (аббревиатура от обоих Аавтоматический Тстандартное восточное время пухаживать гвведение и Аавтоматический Тстандартное восточное время пухаживать гenerator) является автоматизация проектирования электроники метод / технология, используемые для поиска входной (или тестовой) последовательности, которая при применении к цифровая схема, позволяет автоматическое испытательное оборудование чтобы различать правильное поведение схемы и неисправное поведение схемы, вызванное дефектами. Созданные шаблоны используются для тестирования полупроводниковых устройств после изготовления или для помощи в определении причины отказа (анализ отказов^[1]). Эффективность АТПГ измеряется количеством смоделированных дефектов или модели неисправностей, обнаруживаемый и по количеству сгенерированных паттернов. Эти показатели обычно указывают качество теста (выше при большем количестве обнаруженных неисправностей) и времени тестового приложения (выше при большем количестве шаблонов). Эффективность ATPG - еще одно важное соображение, на которое влияет рассматриваемая модель неисправности, тип тестируемой цепи (полное сканирование, синхронный последовательный или асинхронный последовательный), уровень абстракции, используемый для представления тестируемой схемы (вентиль, регистр-передача, переключатель), и требуемый качество теста.

Основы

Дефект - это ошибка, возникшая в устройстве в процессе производства. Модель неисправности - это математическое описание того, как дефект изменяет поведение конструкции. Логические значения, наблюдаемые на первичных выходах устройства при применении тестового шаблона к какому-либо тестируемому устройству (DUT), называются выходом этого тестового шаблона. Выходные данные тестового шаблона при тестировании исправного устройства, которое работает точно так, как задумано, называется ожидаемым выходным результатом этого тестового шаблона. Ошибка называется обнаружен тестовым шаблоном, если выходные данные этого тестового шаблона при тестировании устройства, имеющего только одну ошибку, отличаются от ожидаемых выходных данных. Процесс ATPG для целевого сбоя состоит из двух этапов: активация неисправности и распространение разлома. Активация неисправности устанавливает значение сигнала на участке модели неисправности, противоположное значению, создаваемому моделью неисправности. Распространение неисправности перемещает результирующее значение сигнала или эффект неисправности вперед за счет сенсибилизации пути от места неисправности к первичному выходу.

ATPG может не найти тест для конкретной неисправности как минимум в двух случаях. Во-первых, неисправность может быть изначально необнаруживаемой, так что не существует шаблонов, которые могли бы обнаружить эту конкретную неисправность. Классическим примером этого является схема с резервированием, спроектированная таким образом, что ни одна неисправность не приводит к изменению выхода. В такой схеме любая одиночная неисправность по своей сути не обнаруживается.

Во-вторых, возможно, что шаблон обнаружения существует, но алгоритм не может его найти. Поскольку проблема ATPG НП-полный (сокращением от Проблема логической выполнимости) будут случаи, когда шаблоны существуют, но ATPG сдается, поскольку их поиск займет слишком много времени (при условии P ≠ NP, конечно).

Модели неисправностей

• допущение об единственной неисправности: в цепи возникает только одна неисправность. если мы определим k возможные типы неисправности в нашей модели неисправности, в схеме есть п сигнальные линии, при допущении об одной неисправности общее количество единичных неисправностей составляет к × п.
• предположение о множественных сбоях: в цепи могут возникать множественные отказы.

Разрушение разлома

Эквивалентные ошибки приводят к одинаковому неправильному поведению для всех входных шаблонов. Любая одиночная неисправность из набора эквивалентных неисправностей может представлять собой весь набор. В этом случае намного меньше, чем к × п Для схемы с п сигнальная линия. Удаление эквивалентных неисправностей из всего набора неисправностей называется устранением неисправностей.

Модель застрявшей ошибки

В последние несколько десятилетий самой популярной моделью разломов, применяемой на практике, является модель одиночного разлома. застрявший в вине модель. В этой модели предполагается, что одна из сигнальных линий в цепи застряла на фиксированном логическом значении, независимо от того, какие входы поступают в схему. Следовательно, если схема имеет п сигнальные линии, есть потенциально 2n постоянные неисправности, определенные в цепи, некоторые из которых можно рассматривать как эквивалентные другим. Модель застрявшей ошибки - это логичный модель неисправности, поскольку с определением неисправности не связана информация о задержке. Его также называют постоянный модель неисправности, поскольку считается, что эффект неисправности является постоянным, в отличие от прерывистый неисправности, которые возникают (на первый взгляд) случайно и преходящий сбои, которые происходят спорадически, возможно, в зависимости от условий эксплуатации (например, температуры, напряжения питания) или от значений данных (состояния высокого или низкого напряжения) на окружающих сигнальных линиях. Модель единственной застрявшей ошибки структурный потому что он определяется на основе структурной модели схемы на уровне ворот.

Набор шаблонов со 100% покрытием застрявших неисправностей состоит из тестов для обнаружения всех возможных неисправностей в цепи. 100% покрытие налипших сбоев не обязательно гарантирует высокое качество, поскольку часто возникают сбои многих других видов (например, сбои при перемычке, сбои с размыканием, сбои с задержкой).

Неисправности транзисторов

Эта модель используется для описания неисправностей логических вентилей КМОП. На уровне транзистора транзистор может заклинивать или заклинивать в открытом состоянии. При заклинивании транзистор ведет себя так, как будто он всегда проводит (или застревает), а при заклинивании - это когда транзистор никогда не проводит ток (или заклинивает). Stuck-short вызовет короткое замыкание между VDD и VSS.

Мосты неисправностей

Короткое замыкание между двумя сигнальными линиями называется замыканием на землю. Мостовое соединение с VDD или Vss эквивалентно модели зависания при отказе. Традиционно оба сигнала после перемычки моделировались логическим И или ИЛИ для обоих сигналов. Если один драйвер доминирует над другим драйвером в ситуации моста, доминирующий драйвер принудительно передает логику другому, в таком случае используется доминирующая ошибка моста. Чтобы лучше отразить реальность устройств CMOS VLSI, используется модель неисправности «Доминирующее И» или «Доминирующее ИЛИ». В последнем случае доминирующий драйвер сохраняет свое значение, в то время как другой получает собственное значение И или ИЛИ и доминирующий драйвер.

Открывает неисправности

Ошибки задержки

Неисправности задержки можно классифицировать как:

• Ошибка задержки ворот
• Ошибка перехода
• Ошибка времени удержания
• Ошибка медленной / небольшой задержки
• Ошибка задержки пути: эта ошибка возникает из-за суммы всех задержек распространения затвора по одному пути. Эта ошибка показывает, что задержка одного или нескольких путей превышает тактовый период. Одной из основных проблем при обнаружении ошибок задержки является количество возможных путей в тестируемой цепи (CUT), которое в худшем случае может экспоненциально расти с увеличением количества строк. п в цепи.

Комбинационный АТПГ

Комбинационный метод ATPG позволяет тестировать отдельные узлы (или триггеры) логической схемы, не беспокоясь о работе всей схемы. Во время тестирования включается так называемый режим сканирования, при котором все триггеры (FF) должны быть подключены в упрощенном виде, эффективно обходя их соединения, как задумано во время нормальной работы. Это позволяет использовать относительно простую векторную матрицу для быстрого тестирования всех составляющих FF, а также для отслеживания отказов до определенных FF.

Последовательный АТПГ

ATPG с последовательной цепью ищет последовательность тестовые векторы для обнаружения конкретной неисправности через пространство всех возможных последовательностей тестовых векторов. Были разработаны различные стратегии поиска и эвристики, чтобы найти более короткую последовательность или быстрее найти последовательность. Однако согласно опубликованным результатам ни одна стратегия или эвристика не превосходит другие для всех приложений или схем. Это наблюдение подразумевает, что генератор тестов должен включать исчерпывающий набор эвристик.

Даже простая постоянная неисправность требует последовательности векторов для обнаружения в последовательной цепи. Также из-за наличия элементов памяти управляемость и наблюдаемость внутренних сигналов в последовательная цепь в целом намного сложнее, чем в комбинационная логика цепь. Эти факторы делают сложность последовательной ATPG намного выше, чем сложность комбинационной ATPG, где добавляется цепочка сканирования (т. Е. Переключаемая цепочка сигналов только для тестирования), чтобы обеспечить простой доступ к отдельным узлам.

Из-за высокой сложности последовательного ATPG это остается сложной задачей для больших, высокосерийных цепей, которые не включают никаких Дизайн для тестируемости (ДПФ) схема. Однако эти тестовые генераторы в сочетании с методами ДПФ с малыми накладными расходами, такими как частичное сканирование, показали определенный успех в тестировании больших проектов. Для конструкций, чувствительных к накладным расходам на площадь или производительность, решение с использованием ATPG с последовательной схемой и частичного сканирования предлагает привлекательную альтернативу популярному решению с полным сканированием, которое основано на ATPG с комбинационной схемой.

Нанометрические технологии

Исторически сложилось так, что ATPG сосредотачивалась на наборе неисправностей, полученных из модели неисправностей на уровне ворот. По мере того, как тенденции проектирования переходят в сторону нанометровых технологий, возникают новые проблемы производственных испытаний. Во время проверки конструкции инженеры больше не могут игнорировать влияние перекрестных помех и шума источника питания на надежность и производительность. Текущие методы моделирования неисправностей и векторной генерации уступают место новым моделям и методам, которые учитывают временную информацию во время генерации тестов, которые масштабируются для более крупных проектов и могут отражать экстремальные проектные условия. Для нанометровых технологий многие текущие проблемы проверки конструкции также становятся проблемами производственных испытаний, поэтому потребуются новые методы моделирования неисправностей и ATPG.

Алгоритмические методы

Тестирование очень крупномасштабный интегрированный схемы с высоким покрытие неисправностей является сложной задачей из-за сложности. Поэтому было разработано множество различных методов ATPG для решения комбинационный и последовательный схемы.

• Алгоритмы ранней генерации тестов, такие как логическая разница и буквальное предложение было непрактично реализовать на компьютере.
• В D Алгоритм было первое практическое испытательное поколение алгоритм с точки зрения требований к памяти. Алгоритм D [предложенный Ротом 1966] представил Обозначение D который продолжает использоваться в большинстве алгоритмов ATPG. D Алгоритм пытается распространить значение зависания при ошибке, обозначенное D (для SA0) или D (для SA1) к основному выходу.
• Принятие решений, ориентированных на путь (PODEM) - это усовершенствование алгоритма D. PODEM был создан в 1981 г. Прабху Гоэль, когда недостатки в алгоритме D стали очевидными, когда нововведения в конструкции привели к схемам, которые алгоритм D не мог реализовать.
• Ориентация на фан-аут (Алгоритм FAN) является улучшением по сравнению с PODEM. Это ограничивает пространство поиска ATPG, чтобы сократить время вычислений и ускорить обратную трассировку.
• Методы, основанные на Логическая выполнимость иногда используются для создания тестовых векторов.
• Генерация псевдослучайных тестов это самый простой способ создания тестов. Он использует псевдослучайный генератор чисел для генерации тестовых векторов и полагается на логическое моделирование для вычисления хороших результатов работы машины и моделирования неисправностей для вычисления покрытия неисправностей сгенерированных векторов.
• Автоматический генератор вейвлет-спектральной диаграммы (WASP) - это усовершенствование спектральных алгоритмов для последовательного ATPG. Он использует эвристику вейвлетов для поиска пространства, чтобы сократить время вычислений и ускорить компактор. Это было выдвинуто Суреш Кумар Деванатан от Rake Software и Майкла Бушнелла, Университет Рутгерса. Суреш Кумар Деванатан изобрел WASP как часть своей диссертации в Rutgers.^{[нужна цитата]}

Соответствующие конференции

ATPG - это тема, которая освещается на нескольких конференциях в течение года. Основные конференции в США - это Международная тестовая конференция и Симпозиум по тестированию СБИС, а в Европе эта тема освещается ДАТА и ETS.

Смотрите также

• ASIC
• Граничное сканирование (BSCAN)
• Встроенная самопроверка (БИСТ)
• Дизайн для теста (ДПФ)
• Модель неисправности
• JTAG
• VHSIC

использованная литература

• Справочник по автоматизации проектирования электроники для интегральных схем, Лаваньо, Мартин и Шеффер, ISBN 0-8493-3096-3 Обзор поля, из которого было получено приведенное выше резюме, с разрешения.
• Анализ отказов микроэлектроники. Парк материалов, Огайо: ASM International. 2004 г. ISBN 0-87170-804-3.

дальнейшее чтение