WikiDer > Логика домино
 | Эта статья нужны дополнительные цитаты для проверка. (апрель 2013) (Узнайте, как и когда удалить этот шаблон сообщения) |
Логика домино это CMOS-основанная эволюция динамическая логика методы, основанные на PMOS или NMOS транзисторы. Это позволяет логическое переключение от Rail к Rail. Он был разработан для ускорения схем, решая проблему преждевременного каскада, как правило, путем вставки небольших и быстрых полевых транзисторов между каскадами домино, чтобы ограничить скорость межкаскадного каскада до урезанного максимума - урезанного детерминированный максимум - без необходимости блокировки других схем.
Терминология
Термин происходит от того факта, что в логике домино (каскадная структура, состоящая из нескольких этапов) каждый этап представляет собой следующий этап оценки, аналогично домино падают одно за другим.
Недостатки динамической логики
В динамическая логика, проблема возникает при каскадировании одних ворот к другим. Состояние предварительной зарядки «1» первого затвора может вызвать преждевременный разряд второго затвора до того, как первый затвор достигнет своего правильного состояния. Это использует "предварительную зарядку" второго логического элемента, который не может быть восстановлен до следующего тактового цикла, поэтому нет восстановления после этой ошибки.[1]
Для каскадирования динамических логических вентилей одним из решений является логика домино, которая вставляет обычный статический инвертор между стадиями. Хотя это может показаться нарушением принципа динамической логики, поскольку инвертор имеет pFET (одна из основных целей динамической логики - избежать полевые транзисторы там, где это возможно, из-за скорости), есть две причины, по которым он работает хорошо. Во-первых, нет разветвление к нескольким полевым транзисторам; динамический гейт подключается ровно к одному инвертору, поэтому гейт по-прежнему очень быстрый. Кроме того, поскольку инвертор подключается только к nFET в динамических логических вентилях, он также работает очень быстро. Во-вторых, полевой транзистор в инверторе можно сделать меньше, чем в некоторых типах логических вентилей.[2]
В каскадной структуре логики домино, состоящей из нескольких этапов, оценка каждого этапа сопровождается оценкой следующего этапа, подобно тому, как домино падают одно за другим. После падения состояния узла не могут вернуться к «1» (до следующего тактового цикла), так же как однажды упавшие домино не могут встать, оправдывая название «логика домино CMOS». Это контрастирует с другими решениями проблемы каскада, в которых каскадирование прерывается часами или другими средствами.
Смотрите также
Рекомендации
- ^ * Кнеппер. «Принципы проектирования СБИС SC571», Глава 5: «Динамические логические схемы»
- ^ Абдель-Хафиз и Ранджан. «Одноканальная домино-логика для четырехфазной схемы синхронизации»
Общие ссылки
- Чунг-Ю Ву; Го-Син Ченг; Джинн-Шиан Ван. «Анализ и разработка новой четырехфазной логики CMOS без гонок», Solid-State Circuits, IEEE Journal of Volume 28, Issue 1, Jan 1993, pages 18-25.
- Р. Х. Крамбек, К. М. Ли и Х. Ф. Лоу, «Высокоскоростные компактные схемы с CMOS», IEEE Journal of Solid-State Circuits, vol. 17, нет. 3, стр. 614–619, июнь 1982 г.