WikiDer > Сеть Омега
Эта статья нужны дополнительные цитаты для проверка. (Декабрь 2009 г.) (Узнайте, как и когда удалить этот шаблон сообщения) |
An Сеть Омега это конфигурация сети часто используется в параллельные вычисления архитектуры. Это непрямая топология, основанная на идеальном перемешивании соединений. алгоритм.
Архитектура подключения
Сеть Omega 8x8 представляет собой многоступенчатую сеть межсетевого взаимодействия, что означает, что элементы обработки (PE) подключаются с помощью нескольких ступеней коммутаторов. Адреса входов и выходов указаны на рисунке. Выходы каждого каскада подключаются к входам следующего каскада с помощью идеальное перемешивание система подключения. Это означает, что соединения на каждом этапе представляют собой движение колоды карт, разделенной на 2 равные колоды, а затем перемешанных вместе, причем каждая карта из одной колоды чередуется с соответствующей картой из другой колоды. С точки зрения двоичного представления PE, каждый этап идеального перемешивания можно рассматривать как циклический логический сдвиг влево; каждый бит в адресе сдвигается один раз влево, причем самый старший бит перемещается в младший бит.
На каждом этапе смежные пары входов подключаются к простому элементу обмена, который может быть установлен либо прямым (пропускать входы напрямую через выходы), либо перекрестным (отправлять верхний ввод на нижний вывод и наоборот). Для N обрабатывающих элементов сеть Omega содержит N / 2 переключателя на каждом этапе и регистрирует2N этапов. Способ настройки этих переключателей определяет пути подключения, доступные в сети в любой момент времени. Двумя такими методами являются маршрутизация тега назначения и маршрутизация тега XOR, которые подробно обсуждаются ниже.
Сеть Омега сильно блокирует, хотя всегда можно сделать один путь от любого входа к любому выходу в свободной сети.
Маршрутизация целевого тега
При маршрутизации тегов назначения параметры коммутатора определяются исключительно адресатом сообщения. Самый старший бит адреса назначения используется для выбора выхода коммутатора на первом этапе; если старший бит равен 0, выбирается верхний выход, а если он равен 1, выбирается нижний выход. Следующий по старшинству бит адреса назначения используется для выбора выхода коммутатора на следующем этапе и так далее, пока не будет выбран последний выход.
Например, если адресатом сообщения является PE 001, настройки переключателя следующие: верхний, верхний, нижний. Если адресатом сообщения является PE 101, настройки переключателя следующие: нижний, верхний, нижний. Эти настройки переключателя сохраняются независимо от того, PE отправляет сообщение.
Маршрутизация XOR-тегов
При маршрутизации тегов XOR настройки коммутатора основаны на (PE источника) XOR (PE назначения). Этот тег XOR содержит единицы в позициях битов, которые необходимо поменять местами, и нули в позициях битов, которые являются общими для источника и назначения. Старший бит XOR-тега используется для выбора настройки переключателя на первом этапе; если старший значащий бит равен 0, переключатель настроен на сквозной, а если он равен 1, переключатель переключается. Следующий по старшинству бит тега используется для установки переключателя на следующем этапе и так далее, пока не будет выбран последний выход.
Например, если PE 001 желает отправить сообщение PE 010, тег XOR будет 011, а соответствующие настройки переключателя будут следующими: A2 прямо, B3 перекрещено, C2 перекрещено.
Приложения
В многопроцессорность, омега-сети могут использоваться как соединители между Процессоры и их Общая память, чтобы уменьшить вероятность того, что ЦП в память соединение становится узким местом.
Этот класс сетей был встроен в мультипроцессор Illinois Cedar Multiprocessor, в IBM RP3 и в ультракомпьютер NYU.[нужна цитата].
Примеры
Смотрите также
- Сеть Clos
- Циклы, связанные кубом
- Неблокирующий переключатель минимального диапазона
- Переключатель баньяна
- Сеть Delta
- Жирное дерево
- Переключатель перекладины
- Сетевое кодирование
Рекомендации
- Лори, Дункан Х. (декабрь 1975 г.). «Доступ и выравнивание данных в массиве процессора». Транзакции IEEE на компьютерах. С-24 (12): 1145–55. Дои:10.1109 / T-C.1975.224157.