WikiDer > МОЩНОСТЬ4
 | Эта статья включает в себя список общих Рекомендации, но он остается в основном непроверенным, потому что ему не хватает соответствующих встроенные цитаты. (Март 2014 г.) (Узнайте, как и когда удалить этот шаблон сообщения) |
| Общая информация | |
|---|---|
| Запущен | 2001 |
| Разработано | IBM |
| Спектакль | |
| Максимум. ЦПУ тактовая частота | От 1,1 ГГц до 1,9 ГГц |
| Кеш | |
| L1 тайник | 64 + 32 кБ / ядро |
| Кэш L2 | 1,41 МБ / чип |
| Кэш L3 | 32 МБ вне чипа |
| Архитектура и классификация | |
| Мин. размер элемента | От 180 нм до 130 нм |
| Набор инструкций | PowerPC (PowerPC v.2.00 / 01) |
| Физические характеристики | |
| Ядра |
|
| История | |
| Предшественник | МОЩНОСТЬ3, RS64 |
| Преемник | МОЩНОСТЬ5 |
| МОЩНОСТЬ, PowerPC, и Питание ISA архитектуры |
|---|
| NXP (ранее Freescale и Motorola) |
| IBM |
| IBM / Nintendo |
| Другой |
| Ссылки по теме |
| Отменено серым цветом, исторический курсивом |
В МОЩНОСТЬ4 это микропроцессор разработан Международные Бизнес Машины (IBM), которая реализовала 64-битный PowerPC и PowerPC AS архитектуры наборов команд. Выпущенный в 2001 году, POWER4 пришел на смену МОЩНОСТЬ3 и RS64 микропроцессоров, и использовался в RS / 6000 и AS / 400 компьютеры, завершив отдельную разработку микропроцессоров PowerPC для AS / 400. POWER4 был многоядерный микропроцессор с двумя ядрами на одном кристалле, первый невстроенный микропроцессор, который это делает.[1] POWER4 Chip был первым коммерчески доступным многопроцессорным чипом.[2] Исходный POWER4 имел тактовую частоту 1,1 и 1,3 ГГц, тогда как улучшенная версия POWER4 + достигала тактовой частоты 1,9 ГГц. В PowerPC 970 является производным от POWER4.
Функциональная планировка
POWER4 имеет унифицированный кэш L2, разделенный на три равные части. Каждый из них имеет собственный независимый контроллер L2, который может передавать 32 байта данных за цикл.[требуется разъяснение] Core Interface Unit (CIU) подключает каждый контроллер L2 либо к кэшу данных, либо к кешу инструкций в любом из двух процессоров. Блок Non-Cacheable (NC) отвечает за обработку функций сериализации инструкций и выполнение любых некэшируемых операций в топологии хранилища. Есть контроллер кеш-памяти L3, но фактическая память находится вне кристалла. Контроллер шины GX управляет обменом данными между устройствами ввода-вывода, и есть две шины GX шириной 4 байта, одна входящая, а другая исходящая. Контроллер Fabric - это главный контроллер для сети шин, управляющий связью для обоих контроллеров L1 / L2, обмен данными между микросхемами POWER4 {4-х, 8-ми, 16-ти, 32-х полосными} и контроллерами POWER4 MCM. Предоставляется функция трассировки и отладки, используемая для сбора данных при первом отказе. Также есть встроенная функция самотестирования (BIST) и блок мониторинга производительности (PMU). Сброс при включении (POR) поддерживается.
Единицы исполнения
POWER4 реализует суперскалярный микроархитектура через высокочастотный спекулятивный внеочередное исполнение с использованием восьми независимых исполнительных единиц. Это: два модуля с плавающей запятой (FP1-2), два модуля загрузки-сохранения (LD1-2), два модуля с фиксированной запятой (FX1-2), модуль ветвления (BR) и модуль условного регистра ( CR). Эти исполнительные блоки могут выполнять до восьми операций за такт (не включая блоки BR и CR):
- каждый блок с плавающей запятой может завершить один слитное умножение – сложение за такт (две операции),
- каждый блок загрузки-сохранения может выполнять одну инструкцию за такт,
- каждый блок с фиксированной точкой может выполнять одну инструкцию за такт.
Этапы конвейера:
- Прогнозирование ветвей
- Получение инструкции
- Декодирование, взлом и формирование группы
- Групповая отправка и выдача инструкций
- Загрузка - работа блока хранения
- Загрузить Hit Store
- Магазин Hit Load
- Load Hit Load
- Конвейер выполнения инструкций
Многочиповая конфигурация
POWER4 также поставлялся в конфигурации с многокристальный модуль (MCM), содержащий четыре кристалла POWER4 в одном корпусе с до 128 МБ общей кэш-памяти L3 ECC на каждый MCM.
Параметры
| Часы ГГц | 1,3 ГГц | |
|---|---|---|
| Мощность | 115 Вт | 1,5 В при 1,1 ГГц |
| Транзисторы | 174 миллиона | |
| Ворота L | 90 нм | |
| Оксид ворот | 2.3 нм | |
| Металл-слой | подача | толщина |
| M1 | 500 нм | 310 нм |
| M2 | 630 нм | 310 нм |
| М3-М5 | 630 нм | 420 нм |
| M6 (MQ) | 1260 нм | 920 нм |
| M7 (LM) | 1260 нм | 920 нм |
| Диэлектрик | ~4.2 | |
| Vdd | 1,6 В |
POWER4 +
POWER4 +, выпущенный в 2003 году, был улучшенной версией POWER4, работающей на частоте до 1,9 ГГц.[3] Он содержал 184 миллиона транзисторов, его размер составлял 267 мм.2, и был изготовлен в процессе 0,13 мкм КНИ КМОП с восемью слоями межсоединения из меди.
Смотрите также
Примечания
- ^ "Серверные процессоры IBM: RS64 и МОЩНОСТЬ". Музей CPU Shack. 2011-01-24. Получено 2015-04-17.
- ^ Уильям Столлингс, Компьютерная организация и архитектура, Седьмое издание, -pp 44
- ^ «Дорожная карта IBM POWER» (PDF). Спелеотроув. IBM. 2006. с. 2. Получено 6 марта 2018.
Рекомендации
- «Power4 фокусируется на пропускной способности памяти». (6 октября 1999 г.). Отчет микропроцессора.
- «Представление IBM Power4 продолжается». (20 ноября 2000 г.). Отчет микропроцессора.
- «Микроархитектура системы POWER4» (PDF). IBM. Архивировано из оригинал (PDF) на 2013-11-07. Получено 2012-06-07.
- Дж. М. Тендлер; Дж. С. Додсон; J. S. Fields, Jr .; Х. Ле и Б. Синхарой (2002). «Микроархитектура системы POWER4». Журнал исследований и разработок IBM. 46 (1): 5–26. Дои:10.1147 / ряд.461.0005. ISSN 0018-8646. Получено 2006-07-21.
- Дж. Д. Варнок; Дж. М. Кити; Дж. Петровик; Дж. Г. Клабес; К. Дж. Кирчер; Б. Л. Краутер; П. Дж. Рестле; Б. А. Зорич и К. Дж. Андерсон (2002). «Схема и физическая конструкция микропроцессора POWER4». Журнал исследований и разработок IBM. 46 (1): 27–52. Дои:10.1147 / ряд.461.0027. ISSN 0018-8646. Получено 2006-07-21.