WikiDer > Компьютер с сокращенным набором команд

Эта статья может быть слишком техническим для большинства читателей, чтобы понять. Пожалуйста помогите улучшить это к сделать понятным для неспециалистов, не снимая технических деталей. (Октябрь 2016) (Узнайте, как и когда удалить этот шаблон сообщения)

А солнце UltraSPARC, микропроцессор RISC

А компьютер с сокращенным набором команд, или же RISC (/рɪsk/), это компьютер с небольшим, оптимизированным набор инструкций, а не более специализированный набор, часто встречающийся в других типах архитектуры, например, в компьютер со сложной системой команд (CISC).^[1] Главной отличительной чертой RISC-архитектуры является то, что набор инструкций оптимизирован с большим количеством регистры и очень регулярный конвейер команд, позволяя небольшое количество тактов на инструкцию (ИПЦ). Еще одна распространенная функция RISC - это загрузка / сохранение архитектуры,^[2] в котором доступ к памяти осуществляется через определенные инструкции, а не как часть большинства инструкций в наборе.

Хотя ряд компьютеров 1960-х и 1970-х годов были определены как предшественники RISC, современная концепция восходит к 1980-м годам. В частности, два проекта на Стэндфордский Университет и Калифорнийский университет в Беркли больше всего связаны с популяризацией этой концепции. Стэнфордский MIPS будет коммерциализирована как успешный Архитектура MIPS, а Беркли RISC дала название всей концепции и была коммерциализирована как SPARC. Еще одним успехом этой эпохи был IBMусилия, которые в конечном итоге привели к Архитектура набора команд IBM POWER, PowerPC, и Питание ISA. По мере развития этих проектов в конце 1980-х и особенно в начале 1990-х годов процветало множество подобных проектов, представляющих собой главную силу в мире. Рабочая станция Unix рынок, а также для встроенные процессоры в лазерные принтеры, маршрутизаторы и аналогичные продукты.

Многие разновидности конструкций RISC включают: ARC, Альфа, Am29000, РУКА, Atmel AVR, Blackfin, i860, i960, M88000, MIPS, PA-RISC, Питание ISA (включая PowerPC), RISC-V, SuperH, и SPARC. Использование ARM архитектура процессоры в смартфоны и планшетные компьютеры такой как iPad и Android устройства обеспечили широкую пользовательскую базу для систем на основе RISC. RISC-процессоры также используются в суперкомпьютеры, Такие как Фугаку, который по состоянию на июнь 2020 г.^{[Обновить]}, это самый быстрый суперкомпьютер в мире.^[3]

История и развитие

Алан Тьюринг1946 год Автоматическая вычислительная машина (ACE) дизайн имел многие характеристики архитектуры RISC.^[4] Ряд систем, восходящих к 1960-м годам, считается первой архитектурой RISC, частично благодаря использованию ими загрузить / хранить подход.^[5] Термин RISC был введен Дэвид Паттерсон из Berkeley RISC project, хотя в чем-то похожие концепции появлялись и раньше.^[6]

В CDC 6600 разработано Сеймур Крей в 1964 г. использовали загрузка / сохранение архитектуры только с двумя режимы адресации (регистр + регистр и регистр + непосредственная константа) и 74 кода операций, при этом основной тактовый цикл в 10 раз быстрее, чем время доступа к памяти.^[7] Отчасти из-за оптимизированного загрузка / сохранение архитектуры CDC 6600, Джек Донгарра говорит, что его можно считать предшественником современных систем RISC, хотя для разработки современной системы RISC необходимо преодолеть ряд других технических барьеров.^[8]

IBM PowerPC 601 Микропроцессор RISC

Майкл Дж. Флинн рассматривает первую систему RISC как IBM 801 дизайн, начатый в 1975 г. Джон Кок и завершен в 1980 году.^[2] 801 в конечном итоге производился с одним чипом как IBM ROMP в 1981 году, что расшифровывалось как «Микропроцессор Research OPD [подразделение офисных продуктов]».^[9] Этот ЦП был разработан для «мини» задач, а также использовался в ПК IBM RT в 1986 году, который оказался коммерческим провалом.^[10] Но 801 вдохновил на несколько исследовательских проектов, в том числе на новые в IBM, которые в конечном итоге привели к Архитектура набора команд IBM POWER.^[11][12]

В середине 1970-х гг. Исследователи (особенно Джон Кок в IBM и аналогичные проекты в других местах) продемонстрировали, что большинство комбинаций этих ортогональных режимы адресации и инструкции не использовались большинством программ, созданных компиляторы доступно в то время. Во многих случаях оказалось трудным написать компилятор с более чем ограниченными возможностями, позволяющими использовать преимущества функций, предоставляемых обычными процессорами. Также было обнаружено, что на микрокодированных реализациях определенных архитектур сложные операции, как правило, помедленнее чем последовательность более простых операций, выполняющих то же самое. Частично это было следствием того, что многие разработки были торопливыми, и на оптимизацию или настройку каждой инструкции оставалось мало времени; оптимизировались только наиболее часто используемые, и последовательность этих инструкций могла быть быстрее, чем менее настроенная инструкция, выполняющая эквивалентную операцию, как эта последовательность. Одним из печально известных примеров был VAXс ИНДЕКС инструкция.^[13] Как уже упоминалось в другом месте, основная память уже давно работает медленнее, чем многие конструкции ЦП. Появление полупроводниковой памяти уменьшило эту разницу, но все же было очевидно, что больше регистры (и позже тайники) позволит повысить рабочие частоты процессора. Дополнительные регистры потребовали бы значительных площадей микросхемы или платы, которые в то время (1975 г.) могли быть доступны, если была уменьшена сложность логики ЦП.

Однако наиболее публичные проекты RISC были результатом университетских исследовательских программ, финансируемых из DARPA Программа СБИС. Программа VLSI, практически неизвестная сегодня, привела к огромному количеству достижений в разработке, производстве микросхем и даже компьютерной графике. В Berkeley RISC проект стартовал в 1980 году под руководством Дэвида Паттерсона и Карло Х. Секин.^[6][13][14]

Berkeley RISC был основан на повышении производительности за счет использования конвейерная обработка и агрессивное использование техники, известной как регистр окон.^[13][14] В традиционном процессоре имеется небольшое количество регистров, и программа может использовать любой регистр в любое время. В ЦП с окнами регистров существует огромное количество регистров, например 128, но программы могут использовать только небольшое их количество, например восемь, одновременно. Программа, ограничивающая себя восемью регистрами на процедуру, может очень быстро вызовы процедур: Вызов просто перемещает окно «вниз» на восемь, до набора из восьми регистров, используемых этой процедурой, а возврат перемещает окно назад.^[15] В рамках проекта Berkeley RISC в 1982 году был поставлен процессор RISC-I. Он состоял всего из 44 420 транзисторов (по сравнению со средним числом около 100 000 в более новых моделях). CISC дизайн той эпохи) RISC-I имел всего 32 инструкции, и все же полностью превосходил любой другой однокристальный дизайн. За этим последовали 40 760 транзисторов, 39 инструкций RISC-II в 1983 году, которые работали в три раза быстрее, чем RISC-I.^[14]

В MIPS проект вырос из аспирантуры Джон Л. Хеннесси в Стэндфордский Университет в 1981 году, в 1983 году система заработала, а к 1984 году могла запускать простые программы.^[16] В подходе MIPS особое внимание уделялось агрессивному тактовому циклу и использованию конвейера, чтобы убедиться, что он может работать как можно более «полностью».^[16] За системой MIPS последовала MIPS-X, и в 1984 году Хеннесси и его коллеги создали Компьютерные системы MIPS.^[16][17] Результатом коммерческого предприятия стала новая архитектура, которую также называли MIPS и Микропроцессор R2000 в 1985 г.^[17]

Прототип микросхемы RISC-V (2013 г.).

В начале 1980-х годов концепция RISC окружала значительную неопределенность, и было неясно, может ли у нее быть коммерческое будущее, но к середине 1980-х годов концепции стали достаточно зрелыми, чтобы считаться коммерчески жизнеспособными.^[10][16] В 1986 г. Hewlett Packard начали использовать раннюю реализацию своих PA-RISC в некоторых из их компьютеров.^[10] А пока Berkeley RISC усилие стало настолько известным, что в конечном итоге стало названием всей концепции, и в 1987 году Sun Microsystems начал поставки систем с SPARC процессор, непосредственно основанный на системе Berkeley RISC-II.^[10][18]

Комитет правительства США по инновациям в вычислительной технике и коммуникациях считает признание жизнеспособности концепции RISC успехом системы SPARC.^[10] Успех SPARC возродил интерес внутри IBM, которая к 1990 году выпустила новые системы RISC, а к 1995 году процессоры RISC стали основой серверной индустрии с оборотом 15 миллиардов долларов.^[10]

С 2010 года новый Открытый исходный код архитектура набора команд (ЭТО), RISC-V, разрабатывался Калифорнийским университетом в Беркли для исследовательских целей и в качестве бесплатной альтернативы проприетарным ISA. По состоянию на 2014 год, версия 2 пространство пользователя ISA исправлена.^[19] ISA разработан с возможностью расширения от базового ядра, достаточного для небольшого встроенного процессора, до использования суперкомпьютеров и облачных вычислений со стандартными расширениями и сопроцессорами, определенными разработчиками микросхем. Он был протестирован в кремниевом исполнении с ROCKET SoC который также доступен как генератор процессоров с открытым исходным кодом на языке CHISEL.

Характеристики и философия дизайна

Эта секция нужны дополнительные цитаты для проверка. Пожалуйста помоги улучшить эту статью к добавление цитат в надежные источники. Материал, не полученный от источника, может быть оспорен и удален. (Март 2012 г.) (Узнайте, как и когда удалить этот шаблон сообщения)

Философия набора инструкций

Распространенным неправильным пониманием фразы «компьютер с сокращенным набором команд» является ошибочное представление о том, что инструкции просто удаляются, что приводит к уменьшению набора инструкций.^[20]Фактически, с годами наборы инструкций RISC выросли в размерах, и сегодня многие из них имеют больший набор инструкций, чем многие процессоры CISC.^[21][22] Некоторые процессоры RISC, такие как PowerPC иметь наборы инструкций размером с CISC IBM System / 370, Например; наоборот, ОИК PDP-8- очевидно, ЦП CISC, потому что многие из его инструкций включают множественный доступ к памяти - имеет только 8 базовых инструкций и несколько расширенных инструкций.^[23]Термин «сокращенный» в этой фразе был предназначен для описания того факта, что объем работы, выполняемой любой отдельной инструкцией, сокращается - самое большее на один цикл памяти данных - по сравнению со «сложными инструкциями» процессоров CISC, которые могут требовать десятков данных. циклы памяти для выполнения одной инструкции.^[24] В частности, процессоры RISC обычно имеют отдельные инструкции для ввода-вывода и обработки данных.^[25]

Период, термин загрузка / сохранение архитектуры иногда предпочтительнее.

Формат инструкции

Большинство архитектур RISC имеют инструкции фиксированной длины (обычно 32 бита) и простое кодирование, что значительно упрощает логику выборки, декодирования и выдачи. Одним из недостатков 32-битных инструкций является снижение плотности кода, что является более неблагоприятной характеристикой для встроенных вычислений, чем для рынков рабочих станций и серверов, для обслуживания которых изначально были разработаны архитектуры RISC. Чтобы решить эту проблему, несколько архитектур, например РУКА, Питание ISA, MIPS, RISC-V, а Адаптева Богоявление, имеют необязательный короткий формат инструкций с сокращенным набором функций или функцию сжатия инструкций. В SH5 также следует этому шаблону, хотя и развивался в противоположном направлении, добавляя более длинные медиа-инструкции к исходному 16-битному кодированию.

Использование оборудования

Для любого заданного уровня общей производительности чип RISC обычно имеет гораздо меньше транзисторы посвящен основной логике, которая изначально позволяла разработчикам увеличивать размер набора регистров и увеличивать внутренний параллелизм.

Другие особенности архитектур RISC включают:

• Средняя пропускная способность процессора приближается к 1 инструкция за цикл
• Единый формат инструкций, использующий одно слово с код операции в тех же битовых позициях для более простого декодирования
• Все регистры общего назначения может использоваться в равной степени как источник / место назначения во всех инструкциях, упрощая конструкцию компилятора (плавающая точка регистры часто хранятся отдельно)
• Простой режимы адресации со сложной адресацией, выполняемой последовательностями команд
• Несколько типы данных аппаратно (нет байт нить или же BCD, Например)

RISC-конструкции также с большей вероятностью будут иметь Гарвардская модель памяти, где поток команд и поток данных концептуально разделены; это означает, что изменение памяти, в которой хранится код, может не повлиять на инструкции, выполняемые процессором (поскольку у ЦП есть отдельные инструкции и данные тайник), по крайней мере, пока не будет выдана специальная инструкция синхронизации. С другой стороны, это позволяет одновременно обращаться к обоим кешам, что часто может повысить производительность.

Многие ранние проекты RISC также имели общую характеристику: слот задержки перехода, место инструкции сразу после перехода или перехода. Инструкция в этом пространстве выполняется независимо от того, было ли выполнено ветвление (другими словами, эффект ветвления задерживается). Эта инструкция сохраняет ALU ЦП занят в течение дополнительного времени, обычно необходимого для выполнения перехода. В настоящее время слот задержки перехода считается нежелательным побочным эффектом конкретной стратегии реализации некоторых проектов RISC, и современные проекты RISC обычно избавляются от него (например, PowerPC и более поздние версии SPARC и MIPS).^{[нужна цитата]}

Некоторые аспекты, приписываемые первым RISC-маркированный конструкции около 1975 года включают наблюдения, что ограниченная память компиляторы в то время часто не могли воспользоваться функциями, предназначенными для облегчения руководство кодирование сборки, и этот сложный режимы адресации требуется много циклов для выполнения из-за необходимого доступа к дополнительной памяти. Утверждалось, что такие функции лучше выполнялись бы последовательностями более простых инструкций, если бы это могло дать реализации, достаточно малые, чтобы оставить место для многих регистров, уменьшая количество медленных обращений к памяти. В этих простых конструкциях большинство инструкций имеют одинаковую длину и аналогичную структуру, арифметические операции ограничены регистрами ЦП и только отдельными нагрузка и хранить инструкции доступа к памяти. Эти свойства позволяют лучше сбалансировать этапы трубопровода чем раньше, что делает RISC-конвейеры значительно более эффективными и позволяет тактовые частоты.

Еще один импульс как для RISC, так и для других проектов был получен в результате практических измерений в реальных программах. Эндрю Таненбаум суммировал многие из них, демонстрируя, что процессоры часто сразу оказывались завышенными. Например, он показал, что 98% всех констант в программе уместятся в 13 биты, однако многие конструкции ЦП отводят для их хранения 16 или 32 бита. Это говорит о том, что для уменьшения количества обращений к памяти машина фиксированной длины может хранить константы в неиспользуемых битах самого командного слова, чтобы они были немедленно готовы, когда они понадобятся ЦП (во многом аналогично немедленной адресации в обычном дизайне). . Это потребовало небольшого коды операций чтобы оставить место для константы разумного размера в 32-битном командном слове.

Поскольку многие реальные программы тратят большую часть своего времени на выполнение простых операций, некоторые исследователи решили сосредоточиться на выполнении этих операций как можно быстрее. В тактовая частота ЦП ограничено временем, необходимым для выполнения самого медленного подоперация любой инструкции; уменьшение времени цикла часто ускоряет выполнение других инструкций.^[26] Акцент на «сокращенных командах» привел к тому, что получившуюся машину назвали «компьютером с сокращенным набором команд» (RISC). Цель заключалась в том, чтобы сделать инструкции настолько простыми, чтобы их можно было с легкостью быть конвейерный, чтобы добиться одиночные часы пропускная способность на высокие частоты.

Позже было отмечено, что одной из наиболее важных характеристик процессоров RISC было то, что внешняя память была доступна только для нагрузка или же хранить инструкция. Все остальные инструкции были ограничены внутренними регистрами. Это упростило многие аспекты конструкции процессора: позволив инструкциям иметь фиксированную длину, упростить конвейеры и изолировать логику для работы с задержкой при завершении доступа к памяти (пропуск кэша и т. Д.) Только для двух инструкций. Это привело к тому, что проекты RISC стали называть загрузить / хранить архитектуры.^[27]

Сравнение с другими архитектурами

Некоторые процессоры были специально разработаны для очень небольшого набора инструкций, но эти конструкции сильно отличаются от классических схем RISC, поэтому им были даны другие названия, такие как компьютер с минимальным набором команд (MISC) или архитектура, запускаемая транспортом (ТТА).

Архитектуры RISC традиционно не имели большого успеха на рынках настольных ПК и обычных серверов, где x86платформы на базе остаются доминирующей архитектурой процессора. Однако это может измениться, поскольку процессоры на базе ARM разрабатываются для систем с более высокой производительностью.^[28] Производители, включая Cavium, AMD и Qualcomm выпустили серверные процессоры на базе архитектуры ARM.^[29][30] ARM также сотрудничает с Cray в 2017 году для производства суперкомпьютера на базе ARM.^[31] На рабочем столе Microsoft объявила, что планирует поддерживать версию для ПК. Windows 10 на Qualcomm Snapdragon-на основе в 2017 году в рамках партнерства с Qualcomm. Эти устройства будут поддерживать приложения Windows, скомпилированные для 32-разрядной версии x86 через процессор x86. эмулятор который переводит 32-битный код x86 в код ARM64.^[32][33] Apple объявила, что перейдет на Mac настольные и портативные компьютеры от процессоров Intel до собственных разработок на базе ARM64 SoC называется Apple Кремний. Компьютеры Mac с Apple Silicon смогут запускать двоичные файлы x86-64 с Розетта 2, переводчик x86-64 в ARM64.^[34]

Однако за пределами настольных систем архитектура ARM RISC широко используется в смартфонах, планшетах и ​​многих формах встраиваемых устройств. Кроме того, начиная с Pentium Pro (P6), процессоры Intel x86 внутренне преобразовали инструкции CISC x86 в одну или несколько RISC-подобных. микрооперации, планирование и выполнение микроопераций отдельно.^[35]

В то время как ранние проекты RISC значительно отличались от современных проектов CISC, к 2000 году наиболее производительные процессоры в линейке RISC были почти неотличимы от самых эффективных процессоров в линейке CISC.^[36][37][38]

Использование RISC-архитектур

Архитектуры RISC теперь используются на различных платформах, от смартфонов и планшетные компьютеры в одни из самых быстрых в мире суперкомпьютеры Такие как Саммит, самый быстрый на TOP500 список по состоянию на ноябрь 2018 г.^{[Обновить]}.^[39]

Младшие и мобильные системы

К началу 21 века большинство недорогих и мобильных систем полагались на архитектуры RISC.^[40] Примеры включают:

• В ARM архитектура доминирует на рынке маломощных и недорогих встроенных систем (обычно 200–1800 МГц в 2014 г.). Он используется в ряде систем, таких как большинство Android-системы Apple iPhone и iPad, Microsoft телефон с операционной системой Виндоус (бывший Windows Mobile), RIM устройства, Nintendo Game Boy Advance, DS, 3DS и Выключатель, Raspberry Pi, так далее.
• IBMс PowerPC использовался в GameCube, Wii, PlayStation 3, Xbox 360 и Wii U игровые приставки.
• В MIPS линия (когда-то использовалась во многих SGI компьютеры) использовался в Игровая приставка, PlayStation 2, Nintendo 64, PlayStation портативный игровые приставки и жилые шлюзы подобно Linksys WRT54G серии.
• Hitachiс SuperH, изначально широко использовавшийся в Sega Супер 32X, Сатурн и Dreamcast, теперь разрабатывается и продается Renesas как SH4.
• Atmel AVR используется в различных продуктах, начиная от Xbox портативные контроллеры и Ардуино платформа микроконтроллеров с открытым исходным кодом для BMW легковые автомобили.
• RISC-V, то Открытый исходный код пятая Berkeley RISC ISA, с 32- или 64-битной адресные пространства, небольшой базовый набор целочисленных команд и экспериментальный "сжатый" ISA для плотности кода, предназначенный для стандартных и специальных расширений.

Рабочие станции, серверы и суперкомпьютеры

• Процессоры Apple основанные на архитектуре ARM, будут использоваться в линейке настольных и портативных компьютеров Apple после переход из Intel процессоры.^[41]
• MIPS, к Силиконовая Графика (прекратил производство систем на базе MIPS в 2006 году).
• SPARC, к Oracle (ранее Sun Microsystems), и Fujitsu.
• IBMс Архитектура набора команд IBM POWER, PowerPC, и Питание ISA, наиболее известная тем, что использовалась на многих моделях компьютеров Macintosh до завершения переход на процессоры Intel,^[42] и во многих суперкомпьютерах, серверах и рабочих станциях среднего класса IBM.
• Hewlett Packardс PA-RISC, также известный как HP-PA (производство прекращено в конце 2008 г.).
• Альфа, используется в одноплатные компьютеры, рабочие станции, серверы и суперкомпьютеры от Корпорация цифрового оборудования, тогда Compaq и наконец HP (снято с производства в 2007 году).
• RISC-V, то Открытый исходный код пятый Berkeley RISC ISA, с 64- или 128-битным адресные пространства, а целочисленное ядро ​​расширено с плавающей запятой, атомика и векторная обработка, и предназначен для дополнения инструкциями для работы в сети, ввода-вывода и обработки данных. 64-битный суперскалярный дизайн «Ракета» доступен для загрузки.

Смотрите также

• Режим адресации
• Классический конвейер RISC
• Компьютер со сложной системой команд
• Компьютерная архитектура
• Архитектура набора команд
• Микропроцессор
• Компьютер с минимальным набором команд

Рекомендации

внешняя ссылка